- (19) Japan Patent Office (JP)
- (12) Publication of Patent Application (A)
- (11) Japanese Published Patent Application Number: H4-251926
- (43) Date of Publication: September 8, H4 (1992)
- (51) Int: CL<sup>5</sup> Identification Symbol JPO File Number FI Indication of Technology

H 0 1 L 21/302 M 7353.4M

> 21/3205 21/90 .

7353-4M

H 0 1 L 21/88 D

D

7353-4M 7353-4M

Request for Examination: not made

Number of Claims: 1 (5 pages in total)

15 (21) Application Number: No. H3-1306

(22) Date of Filing: January 10, H3 (1991)

(71) Applicant: 000005223

FUJITSU LIMITED

1015. Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa

20 (72) Inventor:

10

SHIN DAISHIYOKU c/o FUJITSU LIMITED

1015, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa

(74) Apent: Patent Attorney: Sadakazu IGETA

(54) [Title of the Invention] METHOD OF MANUFACTURING SEMICONDUCTOR 25 DEVICE

(57) [Summary]

[Object] An object is to obtain a highly reproducible shape of a through hole by combining a normal RIE mode, a resist separation mode, and a taper formation mode.

The formation of a through hole in an interlayer insulating film on a 30 [Structure] semiconductor substrate has a structure including a step of making an insulating film 2 cover a lower wiring film 1 and forming a resist film 3 in which a through hole forming portion is opened on the insulating film 2, a step of performing anisotropic etching of the insulating film 2 using a fluorine-based gas 4 with the resist film 3 as a mask by reactive ion etching so that a through hole 5 is opened in the insulating film 2, a step of removing the resist film 3 by ashing using an oxygen gas 6, a step of performing anisotropic etching of the insulating film 2 using an inert gas 7 to scrape an upper edge of the through hole 5, and then a step of forming an upper wiring film 8 as a covering. [Scope of Claim]

[Claim 1] A method of manufacturing a semiconductor device, characterized by including, in the formation of a through hole in an interlayer insulating film on a semiconductor substrate, a step of making an insulating film (2) cover a lower wiring film (1) and forming a resist film (3) in which a through hole forming portion is opcoed on the insulating film (2), a step of performing anisotropic exhing of the insulating film (2) using a fluorine-based gas (4) with the resist film (3) as a mask by reactive ion exching so that a through hole (5) is opened in the insulating film (2), a step of removing the resist film (3) by ashing using an oxygen gas (6), a step of performing anisotropic etching of the insulating film (2) using an inter gas (7) to scrape an upper edge of the through hole (5), and a step of forming an upper wiring film (8) as a covering.

[Detailed Description of the Invention]

[0001]

10

[Field of Industrial Application] The present invention relates to a technique in which 15 a through hole is subjected to a tapering process by using a dry etching method, with the aim of improving wiring coverage properties at the through hole between multilayer wirings of a semiconductor device.

[0002] A bottleneck in miniaturization of a semionductor element results from the fact that reducing a wiring pitch by placing wirings closer together are impossible due 20 to a problem of reliability of a wiring material. Still, there is a trend toward a reduction in wiring pitch by making wirings more multilayered, increasing the thickness of the wiring, and the like.

[0003] Thus, a through hole that connects wirings has also been miniaturized.

Accordingly, as a necessary technique, there is tapering of a through hole by which
coverage with a wiring metal at a through hole can be ensured.

[0004]

25

30

[Prior Art] FIG 4 is an explanatory diagram of a conventional example. In the diagrams, reference numeral 35 represents an aluminum (A1) film, reference numeral 36 represents a silicon dioxide (SiO<sub>2</sub>) film, reference numeral 27 represents a resist film, reference numeral 38 represents F<sup>\*</sup>, and reference numeral 39 represents F<sup>\*</sup>.

[0005] A conventional method has been mainly a method combining two-step etching, i.e., isotropic etching using a wet or dry etching method, as illustrated in FIG. 4(a), and anisotropic etching using reactive ion etching (RIE), as illustrated in FIG 4(b).

[0006] However, as illustrated in FIG. 4(a), in isotropic etching first performed, since a variation in the etching rate of wet or dry etching of the SiO<sub>2</sub> film 36 on the Al film 35 with the resist film 37 as a mask renders a finished shape unstable, there is a variation in

the coverage with a wiring, resulting in lack of reliability. This has been a problem. [0007] This unstableness of isotropic etching can be said to be ascribed to a variation in the composition of an etching solution or the like in the case of wet etching, or to dependence on the shape of the resist film 37 in the case of dry etching. However, the largest cause is that stopping etching halfway disables detection of an end point, such as detection with a change in the intensity of an emission spectrum that can be an objective control standard in recent dry etching techniques.

# [0008]

10

15

[Problem to be Solved by the Invention] Therefore, it is necessary to stabilize the shape before a wiring material is formed. An object of the present invention is, in processing a through hole with an RIE appearatus, to obtain a highly reproducible shape of a through hole by combining a normal RIE mode, a photoresist separation mode, and a taper formation mode, by changing types of etching gas and etching conditions. (0009)

[Means for Solving the Problem] FIG. 1 is a view illustrating a principle of the present
20 invention. In the diagrams, reference numeral 1 represents a lower wiring film,
reference numeral 2 represents an insulating film, reference numeral 3 represents a
resist film, reference numeral 4 represents a fluorine-based gas, reference numeral 5
represents a through hole, reference numeral 6 represents an oxygen gas, reference
numeral 7 represents an inert gas, and reference numeral 8 represents an upper wiring
25 film.

[0010] As the first stage, in a normal RIE etching state, anisotropic etching is performed exactly according to the resist film which is a mask until a lower wiring material is exposed. Next, the resist film is removed with plasma of only oxygen in the same chamber.

30 (0011) Lastly, an upper edge corner of a through hole is rounded with inert gas plasma, and a process of a through hole is finished. In other words, an object of the present invention is achieved by including, in the formation of a through hole in an interlayer insulating film on a semiconductor substrate, a step of making the insulating film 2 cover the lower wiring film 1 and forming the resist film 3 in which a through hole forming portion is opened on the insulating film 2 as illustrated in FIG 1(a), a step of performing anisotropic etching of the insulating film 2 using the fluorine-based gas 4 with the resist film 3 as a mask by reactive ion etching so that the through hole 5 is opened in the insulating film 2 as illustrated in FIG 1(c), a step of removing the resist film 3 by ashing using the oxygen gas 6 as illustrated in FIG 1(c), a step of performing anisotropic etching of the insulating film 2 using the inert gas 7 to scrape an upper edge of the through hole 5 as illustrated in FIG 1(d), and then a step of forming the upper writing film 8 as a covering, as illustrated in FIG 1(e).

[0012]

10

15

25

30

[Operation] In the present invention, first, the insulating film is subjected to anisotropic etching with the resist film as a mask so that the through hole is opened perpendicularly until the wiring film is exposed while an end point is detected. Next, after the resist film is removed, a tapering process in which ion collision of an inert gas facilitates control of the sputtering etching rate is performed on the upper edge of the through hole. Therefore, a conventional problem such as non-uniformity in the shape or size of the through hole is solved.

[0013]

20 [Example] FIG 2 is a schematic cross-sectional view of a process sequence of one example of the present invention. FIG 3 is an outline diagram of an apparatus of one example of the present invention.
[0014] In the drawings, reference numeral 9 represents a Si substrate, reference

[0014] In the drawings, reference numeral 9 represents a Si substrate, reference numeral 10 represents a SiO<sub>2</sub> film, reference numeral 11 represents a lower Al wiring film, reference numeral 12 represents an upper Al wiring film, reference numeral 14 represents are PSG film, reference numeral 15 represents a through hole, reference numeral 16 represents O<sup>-</sup>, reference numeral 17 represents Ar<sup>+</sup>, reference numeral 18 represents an upper Al wiring film, reference numeral 19 represents a chamber, reference numeral 20 represents a substrate, reference numeral 21 represents a parallel plate electrode, reference numeral 22 represents plasma, reference numeral 23 represents a parallel plate electrode, reference numeral 24 represents an exhaust

port, reference numeral 25 represents an RF power source, reference numeral 26 represents a chamber, reference numeral 27 represents a substrate, reference numeral 28 represents a magnetron, reference numeral 29 represents a quartz window, reference numeral 30 represents a magnet presents a magnet presents a magnet present a magnet present present presents a magnet present present present plasma, reference numeral 32 represents a gas inlet, reference numeral 33 represents an exhaust port, and reference 34 numeral represents an RF power source.

According to FIG 2, one example of the present invention is described with the schematic cross-sectional view of the process sequence. First, as illustrated in FIG 2(a), using the Si substrate 9 covered with the SiQ<sub>2</sub> film 10 on which the lower Al writing film 11 is formed by patterning, on the lower Al writing film 11, the PSG film 12 covers the entire surface of the Si substrate 9 to a thickness of 1.2 by a CVD method. [0016] Then, the resist film 13 is applied to a thickness of 8000 Å and, using a mask, a through hole forming portion is patterned in the resist film 13. Then, as the first stage, as illustrated in FIG 2(b), anisotropic etching of the PSG film 12 is performed exactly according to the mask of the resist film 13.

10

15

20

30

[0017] Specifically, 100 sccm of methane trifluoride and 100 sccm of methane tetrafluoride are introduced into the chamber 19 through the gas inlet 23 using the RIE apparatus illustrated in FIG 3(a), and under etching conditions where the pressure is 0.2 to 0.4 Tors, the RF power is 800 W (13.56 MHz), and the power density is 2 W/cm, the through hole 15 is opened perpendicularly to the PSG film 12.

[0018] 'At this time, while monitoring a change in the emission intensity of CO, etching is performed for about two minutes until the lower Al wiring film 11 is exposed. Next, as the second stage, using the same apparatus, the resist is removed by ashing.

25 [0019] Specificallyte of 50 sccm. With a pressure of 0.5 Torr and an RF power of 500. W, the resist film 13 having a thickness of 8000 Å is ashed with generated oxygen plasma for about one minute, and completely removed as illustrated in FIG 2(c).

[0020] As the third stage, as illustrated in FIG. 2(d), using Ar plasma is used as an inert gas, the upper edge of the through hole 15 which is opened by anisotropic etching is struck by ions so that the upper edge of the through hole 15 is scraped. After that, as illustrated in FIG. 2(e), the upper Al wiring film 18 is formed as a covering to a thickness of 7000 Å by a sputtering method and patterned to form a wiring.

[0021] . Specifically, when the RIE apparatus is used continuously, anisotropic etching is performed under conditions where Ar flows into the chamber 19 at 50 sccm, the pressure is 0.1 Torr, and the RF power is 700 W. Alternatively, when an ECR

5 apparatus illustrated in FIG. 3(b) is used, anisotropic etching is performed under conditions where an Ar gas is 30 secm, the microwave power is 600 W (2.45 GHz), the RF power is 200 W (13.56 MHz), and the pressure is 1 mmTorr.

[0022] In this case, the PSG film 12 having been struck by the Ar\* 17 may be sputtered and deposited on the bottom of the through hole 15, in which case the above

10 fluorine-based gas for etching the PSG film 12 is introduced into the chamber to perform anisotropic etching for several seconds.

# [0023]

15

[Effect of the Invention] As described above, according to the present invention, by scraping the upper edge of the through hole and rounding it, coverage properties at the through hole of the upper wiring can be improved.

[0024] This eliminates a defect such as electromigration caused by a small thickness of the wiring in the through hole portion, greatly contributing to an improvement in reliability of a semiconductor element.

[Brief Description of the Drawings]

20 [FIG. 1] Views illustrating a principle of the present invention.

[FIG. 2] Schematic cross-sectional views of a process sequence of one example of the present invention.

[FIG 3] Outline diagrams of an apparatus of one example of the present invention.
[FIG 4] Explanatory diagrams of a conventional example.

- 25 [Reference Numerals]
  - lower wiring film
  - 2 insulating film
  - 3 resist film
  - 4 fluorine-based gas
- 30 5 through hole
  - 6 oxygen gas

- 7 inert gas
- 8 upper wiring film
- 9 Si substrate
- SiO<sub>2</sub> film 10
- lower Al wiring film 11
  - PSG film 12
  - upper Al wiring film 13

    - F+ 15 through hole
- · O-10 16
  - 17 Ar+

15

14

- 18 upper air Al wiring film
- 19 chamber
- 20 substrate
- 21 parallel plate electrode
- 22 plasma
- 23 gas inlet
- 24 exhaust port
- RF power source 25
- 20 26 chamber
  - 27 substrate
    - 28 magnetron
    - 29 quartz window
  - 30 magnet
- 25 31 plasma
  - 32 gas inlet
  - 33 exhaust port
  - 34 RF power source

Family list

1 application(s) for: JP4251926

1 MANUFACTURE OF SEMICONDUCTOR DEVICE

Inventor: SHIN DAISHIYOKU Applicant: FUJITSU LTD

EC: IPC: H01L21/302; H01L21/3065; H01L21/3205;

Publication JP4251926 (A) - 1992-09-08 Priority Date: 1991-01-10

Data supplied from the espacenet database - Worldwide

### MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication number: JP4251926 (A) Publication date: 1992-09-08

Inventor(s): SHIN DAISHIYOKU + Applicant(s): FUJITSU LTD +

Classification:

H01L21/302; H01L21/3065; H01L21/3205; H01L21/3213; H01L21/768; H01L21/02;

- international: H01L21/70: (IPC1-7): H01L21/302: H01L21/3205: H01L21/90

- European: ·

Application number: JP19910001306 19910110

Priority number(s): JP19910001306 19910110

### Abstract of JP 4251926 (A)

PURPOSE:To obtain a shape of through hole having good reproducibility by combining an ordinary RIE mode, resist peeling mode and tapered portion forming mode. CONSTITUTION: A method of manufacturing semiconductor device comprises steps, in formation of a through hole of layer insulating film on a semiconductor substrate, of covering an insulating film 2 on a lower wiring film 1 and forming a resist film 3 opening a through hole forming area on the insulating film 2, opening a through hole 5 on the insulating film 2 by conducting anisotropic etching to the insulating film 2 using a fluoride gas 4 by the reaction ion etching with the resist film 4 used as the mask, removing the resist film 3 by ashing using oxygen gas 6, grinding the upper edge of the through hole 5 by conducting anisotropic etching of the insulating film 2 using inactive gas 7 and covering thereafter an upper wiring film 8.



Data supplied from the espacenet database - Worldwide

# (19) B \* IXXXXXXX (JP) (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-251926

			(43) 529	N日 半版4年(1992) 9 月 8 E
(51) Int-CL.*	教別記号	广内整理委号	FI	技術表示館所
H 0 1 L . 21/302	M	7353-4M		
21/3205				
21/90	A	7353-4M		
		7353-4M	H01L 21/88	D
		7353-4M		F
			密克跳水 未踏	求 請求項の数1(全 5 頁)
			(71)出版人 900005223	
(21)出版書号 特徽平3-1306		(/1)@MEX 0000323		

(21)出版部号	特顯平3-1306	(71)出版人	
(22) 出版日	平成3年(1991)1月10日		富士選條式会社 神奈川県川崎市中原区上小田中1015番北
		(72)発明者	中 大▲模▼ 神奈川県川崎市中原以上小田中1015番地
			宫土进株式会社内
		(74)代理人	弁理士 井桁 負一

### (54) [奈坪の名称] 半導体装置の製造方法

(57) [3595]

【目的】 適常のRIEモードとレジスト剥撃モードと テーパー形成モードとを組合わせて、再現性の良いスル 一ホール形状を得ることを目的とする。

「増は1 送某休益折上の施間接経験のスルーホール発 成において、下層配線鎖1上に絶縁膜2を被覆し、鉄絶 最#2上にスルーホール形成部を開口したレジスト横3 を形成する工程と、彼レジスト模3をマスクとし、弗素 系ガス4を用いて鉄約縦鎖2を反応性イオンエッチング により異方性エッチングして、放発経済2にスルーホー ル5を開口する工程と、酸素ガス6を用いて、欲レジス ト膜3をアッシングして除去する工程と、不悟性ガス7 を用いて技術機能2の基方性エッチングを行ない。 触ス ルーホール6の上級を削る工程と、しかる後、上層配線 歳8を被覆する工程とを含むように構成する。



する.

[特許競求の範囲]

「経文項 1 ] 半導体基板上の層間納量等のスルーホー ル形成において、下層配装備(1) 上に絶縁鏡(2) を被覆 し、鉄統餘賃(2) 上にスルーホール形成部を開口したレ ジスト間(欠) を嵌成するて掘と、豚レジスト間(3) をマ スクト1。 未業系ガス(4) を用いて放拍破算(2) を反応 **性イオンエッチングにより最力性エッチングして、鉄統** 級額(2) にスルーホール(5) を閉口する工程と、酸素ガ ス(6) を用いて、 対レジスト職(3)をアッシングして禁 去する工程と、不苦性ガス(?) を用いて鉄路蘇緊(2) の 30 状を得ることを目的とする。 品力性エッチングを行ない、酸スルーホール(5) の上軸 を削る工程と、しかる後、上層配線調(8) を被覆する工 祝とを含むことを特徴とする半導体装置の製造方法。

### [発明の詳細な説明] 100011

- [産業上の利用分野] 本発明は、半導体装置の多層配線 間のスルーホールの配象カパレッジ性の改善のために、 ドライエッチング方式を利用してスルーホールをテーパ 一加工する技術に関する。
- 菓ピッチが配数材料の信頼性の問題のため、つめて狭く できないことに起因しているが、それでも配線の模層化 **心理能化などにより配線ビッチを除めていく傾向にあ**
- 【0003】そのため、配線間を能ぶスルーホールも表 組化されるようになってきた。そこで、必要となる技術 として、スルーホール内の配線金属カバレッジを保証で きるようなスルーホールのテーバー化がある。
- 100041 [従来の技術] 図4は従来例の説明図である。図におい 30 7. 35はアルミニウム(AI)算、36は二酸化シリコン(Si0) 1)第,27はレジスト類、38はF - 、39はF - である。
- [0005] 従来方法としては、図4(a) に示すよう た、ウエット生たはドライ方式を用いた等方性エッチン グと、図4 (b) に示すような反応性イオンエッチング (R T E) を用いた異方性エッチングと、二段階のエッ
- チングを組み合わせる方法が主な方法であった。 (0006] しかし、例4 (g) に示すように、まず最 初に行われる等方性エッチングにおいて、下地川要話上 のSiQ 機36をレジスト機37をマスクとしてウエット或い 切 ず、絶数数を異方性エッチングにより、エンドポイント はドライエッチングする際のエッチングレートのばらつ きが原因となり、出来上がり際状が不安定になり、その ために、配鎖のカバレッジ性がばらついて、信頼性を欠 くととが問題となっていた。
- (0007) この弊方針エッチングの不安定性は、ウエ ットエッチングの場合にはエッチング被組成の変化など であり、ドライエッチングの場合にはレジスト概37の形 役債存のためとも含まるが、最も大きな原因は途中まで でエッチングを止めるために、近年のドライエッチング 技術のなかで客観的な管理基準となりえる発光スペクト 30 [0014] 仮において、9はSi基板、10はSi0.験、11

- ルの独皮変化で検知するようなエンドポイントの検知が できないことである.
- fanns1 [辛頃が解決しようとする器面] 従って、配義材料形成 前の帯状を安全化する必要性があるが、本発明では、R 1 E装置でのスルーホール加工において、エッチングガ スの極新やエッチング条件を変えて、通常のRIEモー ドンフォトレジスト剥離モードとテーパー形成モードと を組合わせることにより、再現性の良いスルーホール形
- [数回を解決するための子説] 図1は本発明の原理説明 図である。図において、1は下層配線膜、2は絶縁膜、 3 はレジスト版、4 は弗索系ガス、5 はスルーホール。 6 は帰まガス、7 は不益性ガス、8 は上層配線膜であ
- S. [0010] 第一段階として、資常のR | Eエッチング状盤 で、下層配線材料が健治するまで、マスクであるレジス ト際に虫字に思方性エッチングを行う。次に、同一のチ [0002] 半導体素子の微緩化のためのネックは、配 20 ャンパ内で酸素のみのプラズマによりレジスト膜を除去
  - [0011] 最後に、不活性ガスのプラズマによりスル ーホールの上級角を丸めてスルーホールの加工を終了す る。即ち、水発明の目的は、半導外基板上の層間絶縁鏡 のスルーホール形成において、関1 (a) に示すよう に、下層配装牌 1 上に絶数牌 2 を被覆し、鉄絶緑橋 2 上 にスルーホール形成部を開口したレジスト膜3を形成す る工程と、図1 (b) に示すように、 筋レジスト族8を マスケとし、非常系ガス4を用いて診療経路2を反応性 イオンエッチングにより異方性エッチングして、鉄統録 購2にスルーホール5を関口する工程と、図1 (c) に 云すように、映畵ガス6を用いて、盆レジスト間3をア ッシングして除去する工程と、図1 (d) に示すよう に、不然性ガス7を用いて鉄続経緯2の異方性エッチン がを行ない、禁スルーホール5の上音を削るT程と、し かる後、図1 (e) に示すように, 上層配線填(8) を被
  - 確する工程とを含むことにより達成される。 [0012]
  - 「他用」太存用では、レジスト隊をマスクとして、先 を検知しながら垂直に配線数が露出するまでスルーホー ルを開口し、次に、レジスト膜を除去した後、不否性ガ スのイオン装盤によりスパッタエッチングレートの制御 し基いテーパー加工をスルーホールの上縁に行うため、 健康のようなスルーホールの概念や寸状の不均一といっ た問題が解析される。
  - [0013] [実施例] 図2は本発明の一実施例の工程順模式新習 □ □3は太守明の一字英例の装置蔓蔓間である。

は下層AI配線膜、12はPSG 膜、13は上層AI配線膜、14は F · , 15はスルーホール, 16は0 · , 17はAr · , 1881 |: 順A||耐能機、19はチャンパ、20は基板、21は平行平板 **竜椒、22はプラズマ、23はガス帯入口、24は排気口、25** けり P番類 18はチャンパ、27は基板、28はマグネトロ ン、29は石灰窓、30は磁石、31はプラズマ、32はガス導

入口、39は緑気口、34はRF電源である。

【0 0 1 5】図2により、本発明の一実施例について工 売前機式新期間により説明する。先ず、図2 (a) に示 すように、Sig. 第10で被覆されたSI基板9上に下層AI配 30 の不良がなくなり半導体素子の燃料性の向上に寄与する 線膜11がパターニング形成された81基板9を用い、下層 AI配線膜11上にCFD 法により、PSG 膜12をS1基板9全面 に 1.2の原言に被覆する。

[0018] そして、レジスト鉄13を8,000人の厚さに 整布し、マスクを用いて、レジスト標13にスルーホール ※成成なパターニングする。そして、第一段階として、 図2 (b) に示すように、レジスト韓13のマスクに忠実

に、PSG 鎖12の萬方性エッチングを行う。 [0017] 斯ち、関3 (a) に示したRIE装置を用 い, 三弗化メタン 100sccmと四角化メタン 100sccmとを 20 3 レジスト要 ガス導入口23よりチャンパ19内に導入し。圧力 0.2~0. 4Terr, RFパワー 800W (13.56組2),パワー密度2W

/raのエッチング条件で、PSG 線12に垂直にスルーホー ル15を閉口する。 【0 0 1 8】 この時、COの発光強度の変化をモニタリン グしかがら、下層川都線端11が輸出するまで2分程度の エッチングを行う。次に、第二段階として、同一装置を 用い、レジストをアッシングにより除去する。

【0 0 1 9】即ち、前記R I E装置のチャンパ19内にガ ス等入口23より整束(0<sub>6</sub>)ガスを50sccmの割合で導入し、 30 13 上類AI配線度 圧力 0.57grr. RFパワー 500Wで、発生した酸素プラ ズマにより8,000 人厚さのレジスト模13を1分間程度灰 化して、図2 (c) に示すように、完全に緊密する。 [0 0 2 0] 第三段階として、第2 (d) に示すよう に、不抵性ガスとしてArのプラズマを用い、異方性エッ チングにより関ロしたスルーホール15の上録をイオンに より叩いて、スルーホール15の上縁を削り、その後、同 2 (e) に示すように、スパッタ法により上層引配線算 18を 7,000人の厚さに被覆し、パターニングして配線を

[0021] 即ち、前紀RIE装置を連続して用いる場 合には、チャンパ19中に Ar を50scen流し、圧力 0.17s rr、RFパワー 700Wの条件で異方数エッチングを行 う。また、図3 (b) ビボギドCR装置を用いた場合に は、Arガスを30sccm、マイクロ彼パワー 600W(2.45GE z)、RF/パワー 200W (13.58ffz)、圧力 1 mallers,の条 件で異方性エッチングを行う。

後戌する。

【0 0 2 2】 この場合、Ar\* 17で叩かれた、PSS 膜12が スルーホール15の底に蘇スパッタされて堆積することが あり、この場合には、先のPSG 鎖12エッチング用の弗案 50 33 排気口

あガスをチャンパ内に導入して、数秒の高方性エッチン グを行えば良い。

「容明の効果」以上説明したように、本発明によれば、 スルーホール上級の角を削って丸めることによって、上 層配線のスルーホール内カパレッジ性を改善することが

できる. [0024] これにより、スルーホール部での配線の膜 厚が輝いことに起因するエレクトロマイグレーション等

ところが大きい。 [図面の簡単な説明]

【図1】 本発明の原理説明図

「図 21 太空時の一家終例のT母順移式新田区

「図3] 本際明の一家族例の禁閉模整図

[図4] 従来例の取明図

[符号の説明] 1 下層影響的

2 1949/15

4 非常をガス 5 スルーホール

6 酸素ガス 7 335特計2

8 上層配線域 9 5:基框 10 510.10

11 下層AI 配線算

12 PSC 即 14 F -

15 スルーホール 15 0"

17 Ar\* 18 上版八配製物。 19 チャンバ

90 230 2] 平行平板電板 22 プラズマ

40 23 ガス等入口 24 排気口


25 R F 電源 26 チャンパ 27 KiE

> 28 マガネトロン 29 石灰度 10 3875

31 プラズマ 92 ガス導入口 (4) 特別平4-251926

34 RF電視





-168-

